要了解HyperTransport技术，就必须先从低电压差动讯号传输技术（LVDS）说起，因为HyperTransport本身就是基于LVDS的一种增强版数据传输方式。
顾名思义，LVDS是一种低摆幅的差动讯号技术，透过此技术，讯号得以在路径窄小的信道中进行高速传输，而由于其低振摆幅以及仅需要相当低的电压即可驱动的特性，不论对于功耗，或者是噪声表现方面，都有相当优秀的表现。
过去十几年的时间内，5V已经成为普遍的供电标准，藉此得以简化了不同技术与逻辑电路之间的连接方式，但是随着整合电路的发展以及对于数据传输的速度需求，对于更低电压的供电方式的需求也愈显迫切。电压的降低不仅可以减少高密度整合电路的功耗，同时也能够降低芯片内部因漏电流而带来的过热问题。
LVDS的物理端子使用1.2V电压偏置，提供400mV摆幅的讯号（使用差动讯号的原因是噪声以共模的方式在一对差动在线耦合出现，并在接收器中相减，藉以达到消除噪声的目的）。LVDS 驱动和接收器不依赖于特定的供电电压，因此它很容易转移到低压供电的系统中去，且维持性能不变。
LVDS在两个标准中定义：1.IEEE P1596.3（1996年3月通过），主要针对SCI（Scalable Coherent Interface），定义了LVDS的电气特性，并且还定义了SCI协议中封包交换时的编码；2.ANSI/EIA/EIA-644（1995年11月通过），则是定义了LVDS的电气特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒体上的理论极限速率。在两个标准中都指定了与物理媒体无关的特性，这意味着只要媒体在指定的噪声边缘和歪斜容忍范围内发送讯号到接收器，端子都能正常工作。LVDS具有许多优点：终端适配容易、功耗低、具有fail-safe特性确保可靠性，此外，也具备了低成本、高速传送的特性。这些特性使得LVDS在计算器、通讯设备、消费电子等方面得到了广泛应用。
而LVDS技术在低功耗环境中的高频宽表现，也让此技术被广泛应用在行动装置上，比如数字相机、数字录像机、高阶PDA、照相手机等产品，由于这些装置的数据传输需求方面已经远超出传统行动装置所能负担的程度，比如说高阶PDA或智能型手机的屏幕分辨率可能已经高达SVGA（800x600）以上，要使手机在此分辨率之下进行每秒60个画面的更新（60Hz），需要的频宽要高达数百Mbps。
由于照相功能的引进，让感光组件所取得的数据能够迅速的传送回基频处理器，处理为数字数据且储存于媒体当中。随着画素的一再飞涨，更是需要高速总线的辅助，不然行动装置的中央处理器速度再快，在需要等待资料的这段时间也还是没有着力之处，形成了处理上的效能浪费。换言之，如果总线速度过慢，那么拍一张照片可能需要数秒到数十秒的时间才能处理完成并储存为数字档案，消费者是无法忍受这样的处理速度的。
低功耗、高吞吐量以及超低电磁干扰信号技术是可携式和消费性产品应用设计的关键。因此，类似LVDS的差动信号技术在改善数据吞吐能力、抗噪声能力，或电磁干扰性能方面成为系统的一个重要设计环节。LVDS的最大优点之一，是在正和负输出端的电流方向相反。如果输出正负端靠得够近，理论上能够使电磁辐射相互抵消，这将大幅降低手机的电磁干扰和对手机本身通讯信号的影响。在手机等电池供电要求更低功耗的情况下，追求更低功耗LVDS技术版本，就成了满足行动设计在传输频宽需求上的关键。
HyperTransport技术的发展
Intel从82810芯片组开始，创造了自己的Hub Link技术来连接南北桥芯片，使得当时810芯片组成为最能够发挥Ultra DMA66传输性能的芯片组之一。但是由于Intel的授权费用高昂，所以很多的台湾芯片组厂商虽然取得了前端总线的兼容授权，但是却舍弃了Hub Link技术授权，而为了弥补在性能上可能产生的劣势，芯片组厂商都开发自己的技术来解决这一问题。例如VIA开发了V-Link，SIS也开发了他们自己 的DPI或者Multi-threaded IO（MuTIOL）Link。
AMD在开发出使用EV6总线的K7处理器之后，也同样针对自己的CPU设计了专属芯片组，他们同样必须面对如何连接南北桥才能更好的发挥Ultra DMA 66/100的效能问题。AMD的技术虽然也可以轻易达到与Intel相同的水平，但是AMD不想开发独占的芯片组技术，因为当时AMD不论是在人力或是在财力，都负担不起除了CPU之外的太多产品，因此仍需要藉助第三方芯片组厂商的力量，来突破Intel的多方围堵。
有鉴于此，AMD提出了一种概念式的总线架构，想制定出一种能适用于各种高速度芯片组之间的传输界面，喔，一开始他并不是称为HyperTransport，而是另一个更为浅显的名词：LDT（Lightning Data Transport）。此技术当时是随同「SiedgeHammer」（也就是著名的K8）CPU一同提出的。
不过当时的LDT技术只存在于书面概念上，直到2000年5月分时，才正式推出了它的1.0版，这也才将原本没有完成任何电气规格方面的设计的运作概念，首次将电气规格详列出来并得以成为实际的产品。在2000 WinHEC上，AMD再次将LDT技术搬上论坛，并在随后的2001年2月改名为HyperTransport。2001年7月 23日，来自众多领域的技术大厂联合建立了一个促进Hyper Transport发展和应用的组织。包括AMD、API Networks、苹果计算机公司（现已改名为苹果公司）、Cisco、NVIDIA、PMC-Sierra、SUN MicroSystem及Transmeta公司共同发起成立Hyper Transport联盟。
AMD从1997年开始开发Hyper Transport技术，虽然初始设计概念是将其作为服务器平台芯片互联高频宽解决方案而进行设计的，但同时也可应用于网络、电信和嵌入式系统等其它领域。第一个采用HyperTransport总线的产品是NVIDIA在2001年推出的nForce芯片组，采用的是8位总线，南北桥频宽达到了800MB/s，而当时同类芯片组的南北桥互连频宽仅只有区区266MB/s。
HyperTransport技术共有五层：实体层、数据链路层、协议层、传输层和会话层。实体层及数据链路层的 HyperTransport技术采用低电压差动讯号传输（LVDS）架构，每个位需要两个接脚。该技术采用1.2V电压驱动，产生0.6V的差动输出，差动阻抗是60奥姆，这样使得制作成本相对低廉的四层PCB板成为可能。除了具有较宽的频宽外，该技术同时减少了芯片接脚数目，讯号与接地脚的对比仅为4：1。
采用HyperTransport技术，在每个方向上的连接总线宽度可以是2、4、8、16或32位。工作频率范围从200MHz∼1GHz。采用该技术能实现的总频宽可用以下公式计算：（工作频率）×（2x数据/频率）×（各方向上的位宽度）×（2x方向总数）。协议层、运输层和会话层 HyperTransport采用封包技术来发送命令、地址和数据。一个封包的大小为4字节，一个命令可以是4个字节或8个字节长，因此单一封包可以从4个字节到64个字节不等，其迭加的基本单位为4个字节。
图说：PC用的主机板芯片是HyperTransport的主流应用之一。（资料来源：NVIDIA）
2004年2月，HyperTransport技术联盟（Hyper Transport Technology Consortium）又正式发布了HyperTransport 2.0规格，由于采用了Dual-data技术，使运作频率成功提升到了最高1.4GHz的程度，运作于双向16-bit模式的总线频宽，更是提升到了最高11.2GB/sec的程度。一般应用在PC平台的HyperTransport技术大多是双向16-bit 1GHz的运作速度，这使得处理器与北桥芯片的传输率达到8GB/s。而虽然HyperTransport是AMD所主导的技术，可是AMD并没有限制该技术只能应用到友方的产品，事实上，NVIDIA就已经为Intel推出了多款使用HyperTransport的芯片组，提供了相当具有竞争力的效能表现。
图说： HyperTransport的网络服务器应用概念。（资料来源：www.hypertransport.org）
乍看之下，HyperTransport总线所肩负的工作，只是局限于「图形总线+南北桥总线」的I/O作用。由就此用途而言，尽管HyperTransport 2.0已经达到相当惊人的8.0GB/s频宽，在目前看来似乎已经足够，但是处理器的核心数量也在不断增加，对于内存以及各种I/O子系统的存取需求也将会随之增加，事实上，4核心处理器已经在市面上流通。而对于高阶显示卡对于频宽无止尽的需求，HyperTransport其实就比较没有着力之处。以NVIDIA最新的680 SLI芯片组的一个特殊功能，可同时超频PCI Express与HyperTransport总线的运作频率20％之多，但藉此增加的绘图效能却只有约1％左右，几乎可以称为是测试误差。
高总线频宽对显示卡帮助不大的原因是在于高阶显示卡本身通常都会具备极大的本地绘图内存（Local RAM）以及内存存取宽度（目前最高的是G80所使用的384-bit），以作为暂存材质或顶点资料之用，存取到主存储器的机会少之又少，不过AMD在购并ATI之后所提出的混合式Fusion架构，却可让高总线频宽变得有意义。因为绘图核心整合进CPU之后，就会将主存储器作为FrameBuffer使用，因此必须与CPU共享总线频宽。在这边我们也可以看到，类似XBOX、Xbox 360两大游乐器的UMA架构可以说被完整的搬回到PC平台上，只是Fusion的整合度将会更高。
HyperTransport 3.0带来巨大频宽与应用前景
即将推出的HyperTransport 3.0，虽然是基于原有2.0架构的加强版，但是运作频率的倍增（2.6GHz），并提供了32-bit的操作模式，使得总线频宽可以增加到41.6GB/s的惊人程度，几乎已经等于是高阶显示卡的本地内存频宽了。因此这么一来，Fusion架构就可以在不另外增加专属内存的状况之下，取得足够的内存频宽，从而降低整个系统的成本。
这对于目前占有显示芯片最大市场的Intel来说，会是个恐怖的恶梦，因为该公司的整合式芯片从来就不能够提供足够的显示效能，而仅止于堪用边缘。而会造成这样的原因，除了显示架构上的限制，其次就是显示核心无法取得足够的内存频宽。也因此在AMD购入ATI之后，Intel也跟着紧张的大为招募绘图技术人才，并且加紧Intel专属通用总线（CSI）的开发动作，CSI基本上可以看做是Intel专属的HyperTransport技术，最主要的目的就是要取代已经垂垂老矣的前端总线架构。
不过总线频宽的提升只是HyperTransport的重点之一，在关键应用上，HyperTransport更支持了称为「Un-Ganging」的新特性，该技术可允许HyperTransport总线系统在执行过程中，直接对运行模式进行动态调整，例如单一个1×16的HyperTransport连接可以被重新配置为2×8HT连接等等，它可以让双路服务器中的两个处理器各占据一条8bit的虚拟HyperTransport总线，而且不会互相影响。这项特性可以让那些搭载SMT同步多执行绪技术的服务器系统明显受益。
在同步多执行绪的模式之下，一颗物理核心可以被切割为两科逻辑核心使用，而如果借助HyperTransport 3.0的Un-Ganging功能，这两个逻辑核心就可以拥有属于自己的独立HT总线资源，俨然变成真正的双处理器系统，这能够有效提高多任务处理的性能表现。一旦任务执行完毕，Un-Ganging功能会自动重新配置HT总线，系统恢复原先的单核心状态。
图说： HyperTransport增加的多处理器架构的拓展性。（资料来源：AMD）
AMD短期之内可能还不会在处理器中导入多执行绪的概念，因此作为多核心处理器的应用，就可以为个别的核心切割出独立的专属HyperTransport信道，从单一实体多核心处理器成为逻辑上的多路处理器。而除了PC平台以外，这项功能对于高阶服务器方面的应用也有着莫大的帮助，由于SUN公司与IBM公司都拥有各自的多核心多执行绪处理器，藉助此功能，可以更有效的切割处理器的资源，对于多任务环境的处理，或者虚拟机器的应用，都是非常有效率的。
此外，另外一个重点就是HTX（HyperTransport eXpansion）3.0版，这个架构突破了传统总线的思维，而将势力伸向扩充卡的领域，在符合HTX架构之下的扩充卡（或插槽），可以轻易的为系统增加额外的功能。乍看之下，HTX架构似乎是将目标指向PCI Express的饭碗，而实际上，PCI Express的应用要显得局限许多，无法与之相提并论。由于Intel在未来的多核心架构规划中，想要将所有运算架构整合进CPU当中，包含网络、显示、物理以及向量加速等各种应用，这也等于压迫到了其它相关产业的发展，因此AMD拉开了开放的大旗，开放了HyperTransport与HTX架构，为不同性质处理器的半导体开发公司提供了一条生路。
图说： HTX可望带起辅助处理器的风潮。（资料来源：AMD）
回顾半导体产业的历史，有个非常明确且类似此状况的例子，那就是过去3dfx与NVIDIA之争，3dfx为了增加获利，一意孤行的收回芯片授权，转而自行生产独立显示卡，却因此一败涂地，落得被对手收购的命运，而相反的，NVIDIA藉由诸多板卡厂商的众星拱月，气势一再飙升，如今已经是独立显示卡产业的领导者。当然，Intel目前仍占据着大部分的市场，但是一味封闭的结果，可能是逼迫市场产生与之抗衡的庞大势力，AMD不过就是扮演着推手的角色，而且是乐观其成。
而关于HTX更深入的的架构与应用解说，可以阅读郭长佑作者所撰写的这篇〝高速交换设计的瑜亮情结〞（http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=A1R&zNotesDocId=0000036633_A2Z7A05JU84MKGO2P7Z4N）
HyperTransport可应用在嵌入式系统与高速服务器等领域
在嵌入式架构中，由于注重整体架构的精简，藉由HyperTransport，可以降低电路设计的负杂，并且在合理功耗下，可提供非常高效率的数据传输表现，目前HyperTransport架构已经被广泛应用在采用MIPS处理器的通讯装置以及各种电信设备中，随着应用的增加，也可望看到HyperTransport架构拓展更深一层的市场及相关产品。
图说： HyperTransport的嵌入式应用概念图。（资料来源：www.hypertransport.org）
至于目前市面上所能见到的多核心芯片，或多或少都具备了潜在的缺陷，由于多核心架构大多仍是分享同一个总线，因此在不同核心之间的协调就显得益发重要，程序撰写也将变得更复杂，而单一芯片多核心的架构，也使得芯片的制造不易，功耗也会随着核心的增加而水涨船高，因此也有诸多不同应用的辅助处理器，可以取代某种程度的CPU耗用，甚至能够提升整体效能表现，而专用处理器在功耗方面会比通用处理器来的较为优秀，也因此针对不同应用采用不同辅助处理器的架构，也就不需要内建太多的处理器核心，这也有有助于整体功耗的改善。
